poniedziałek,
Serial Presence Detect
Serial presence detect (SPD) to standaryzowana metoda umożliwiająca na automatycznie rozpoznanie parametrów modułów pamięci RAM. Technologia ta w celu zapisu informacji wykorzystuje kość pamięci szeregowej. Pozwala to zapisać więcej danych niż w przypadku wcześniejszego rozwiązania o nazwie Parallel presence detect. Informacje zapisane w umieszczonej na płytce modułu pamięci SPD pozwalają podczas wykonywania procedury POST jednoznacznie ustalić jakiego rodzaju pamięć znajduje się w komputerze i jakie można przyjąć ustawienia. Jeśli np. dana częstotliwość nie jest obsługiwana przez płytę główną, komputer może się nie uruchomić. Dane odczytywane są przez magistralę szeregową. Większość współczesnych komputerów wprowadza zmiany w konfiguracji sprzętu w automatyczny sposób. Najczęściej domyślne ustawienia można także zmodyfikować z poziomu BIOS.
Standardy dotyczące SPD ustaliła niezależna organizacja JEDEC, której członkami są m.in. Apple, Nvidia, HP, IBM, Intel, Samsung i inni giganci przemysłu komputerowego. Pamięć SPD ma pojemność 256 bajtów, a pierwsze 176 zostało określonych przez normę przyjętą przez JEDEC. Resztę dostępnej pamięci SPD producent może wykorzystać w dowolny sposób. Czasami producent pamięci nie do końca stosuje się do normy JEDEC i wtedy mogą wystąpić problemy kompatybilności z płytą główną. Możliwa jest także sytuacja, że kłopoty powoduje algorytm wyznaczania ustawień przyjęty w BIOS. Na szczęście współcześnie są to marginalne przypadki, a problem często rozwiązuje aktualizacja BIOS.
Przykładowy odczyt SPD
| Guessing DIMM is in | bank 1 |
| SPD EEPROM Information | |
| EEPROM CRC of bytes 0-116 | OK (0x8F19) |
| # of bytes written to SDRAM EEPROM | 176 |
| Total number of bytes in EEPROM | 256 |
| Fundamental Memory type | DDR3 SDRAM |
| Module Type | UDIMM |
| Memory Characteristics | |
| Maximum module speed | 1600 MHz (PC3-12800) |
| Size | 8192 MB |
| Banks x Rows x Columns x Bits | 8 x 16 x 10 x 64 |
| Ranks | 2 |
| SDRAM Device Width | 8 bits |
| Bus Width Extension | 0 bits |
| tCL-tRCD-tRP-tRAS | 11-11-11-28 |
| Supported CAS Latencies (tCL) | 11T, 10T, 9T, 8T, 7T, 6T |
| Timings at Standard Speeds | |
| tCL-tRCD-tRP-tRAS as DDR3-1600 | 11-11-11-28 |
| tCL-tRCD-tRP-tRAS as DDR3-1333 | 9-9-9-24 |
| tCL-tRCD-tRP-tRAS as DDR3-1066 | 7-7-7-19 |
| tCL-tRCD-tRP-tRAS as DDR3-800 | 6-6-6-14 |
| Timing Parameters | |
| Minimum Cycle Time (tCK) | 1.250 ns |
| Minimum CAS Latency Time (tAA) | 13.125 ns |
| Minimum Write Recovery time (tWR) | 15.000 ns |
| Minimum RAS# to CAS# Delay (tRCD) | 13.125 ns |
| Minimum Row Active to Row Active Delay (tRRD) | 6.000 ns |
| Minimum Row Precharge Delay (tRP) | 13.125 ns |
| Minimum Active to Precharge Delay (tRAS) | 35.000 ns |
| Minimum Active to Auto-Refresh Delay (tRC) | 48.125 ns |
| Minimum Recovery Delay (tRFC) | 260.000 ns |
| Minimum Write to Read CMD Delay (tWTR) | 7.500 ns |
| Minimum Read to Pre-charge CMD Delay (tRTP) | 7.500 ns |
| Minimum Four Activate Window Delay (tFAW) | 30.000 ns |
| Optional Features | |
| Operable voltages | 1.5V |
| RZQ/6 supported? | Yes |
| RZQ/7 supported? | Yes |
| DLL-Off Mode supported? | Yes |
| Operating temperature range | 0-95°C |
| Refresh Rate in extended temp range | 2X |
| Auto Self-Refresh? | No |
| On-Die Thermal Sensor readout? | No |
| Partial Array Self-Refresh? | No |
| Module Thermal Sensor | No |
| SDRAM Device Type | Standard Monolithic |
| Physical Characteristics | |
| Module Height | 30 mm |
| Module Thickness | 2 mm front, 2 mm back |
| Module Width | 133.35 mm |
| Module Reference Card | B revision 1 |
| Rank 1 Mapping | Mirrored |
| Manufacturer Data | |
| Module Manufacturer | SK Hynix (former Hyundai Electronics) |
| DRAM Manufacturer | SK Hynix (former Hyundai Electronics) |
| Manufacturing Location Code | 0x01 |
| Manufacturing Date | 2014-W38 |
| Assembly Serial Number | 0x3DB25EDC |
| Part Number | HMT41GU6MFR8C-PB |
| Revision Code | 0x4E30 |
